半个世纪前的芯片生产线是什么样的？
马氏体
04-28 13:35
从上世纪70年代初的10微米到如今的3纳米乃至呼之欲出的2纳米，半导体制造技术不断挑战着精密加工的极限。在这日新月异的发展中，不妨让我们回顾历史，看看近半个世纪前，微米时代的芯片生产线是什么样的。
在世界最大科技馆之一的德意志博物馆，就有这样一条“时空隧道”，展示了上世纪七八十年代的几种主要半导体生产设备。
大家最关心的想必是光刻机。
这是一台掩模对准光刻机（Mask Aligner），具体来说是德国Karl Süss公司的MJB55型，于1975年推出（据公司官网，但博物馆展板写的是1971年），是欧洲首款用于大批量生产的光刻机。
它看起来像是一台显微镜，实际操作过程也确实如此：在显微镜下移动工作台，把掩模版上的特征图案与晶圆的特定位置对准（这就是aligner“对准器”的含义），随后用紫外光照射（当时使用汞灯的436纳米g线和365纳米的i线），掩模版上的不透光图案遮挡了部分紫外光，只有透光区域的光刻胶发生曝光，从而把掩模版的图案转印到晶圆上。
早期的对准完全是手动操作的，一位有经验的操作者在一小时内可以对准5到6片掩模版，显然效率太低。后来发展出计算机辅助的半自动对准和全自动对准，每小时能光刻上百片晶圆。
自上世纪60年代起，应用的光刻机是接触式光刻机，掩模版和涂着光刻胶的晶圆直接接触，早年间分辨率为20微米，在现代技术加持下则可达到0.5微米的分辨率。但每次曝光后，都需要对掩模版进行缺陷检测和清洗，大大降低了光刻机的产能、缩短了掩模版的寿命，在取下掩模版时还可能造成光刻胶图案的缺陷。接近式光刻机则是在掩模版和晶圆间留下微米级的空隙，避免了接触式光刻的问题，但极限分辨率只能达到1.5微米。
玻璃上铬（CoG）掩模版，用铬在玻璃基板上构筑不透明的图形，作为光刻的模板。接触式或接近式光刻的掩模版图案与待刻图案1：1对应，曝光过程在整个晶圆上同时进行。
1973年，美国珀金·埃尔默（Perkin-Elmer）公司推出了最早的投影式光刻机，把掩模版图形远距离投影到晶圆上，但掩模的图案比例仍为1:1。
1978年，美国GCA公司推出了划时代的步进投影式光刻机Mann 4800（上图），是第一款突破1微米分辨率的光刻机。它把掩模图案以10:1的缩小倍率投影到晶圆上（目前最常用的缩小倍率是4：1），每次只曝光晶圆的一小片区域，随后晶圆移动一段距离（这就是stepper“步进器”的含义），再曝光下一片区域，由此获得更高的分辨率，也避免了掩模版上小尺寸图案制作的难题。后续为了解决较大视场成像的局限性，进一步发展出扫描步进式光刻机，不再一次性曝光整个掩模区域，而是使光源通过狭缝后形成一条狭长的视场，掩模版和晶圆以相反方向运动，以扫描（scan）的方式完成一片区域的曝光，随后晶圆再步进到下一区域。当然了，光刻机分辨率的提升更离不开从汞灯（~400纳米）到KrF（248纳米）、ArF（193纳米）准分子激光再到EUV（13.5纳米）的光源波长缩短。
在EUV光刻机代表芯片制造最先进工艺的今天，接触式/接近式光刻机也没有被淘汰，而是凭借低成本优势，在制造MEMS（微机电系统，在硅片上加工出的微电路和微机械，作为微传感器和微作动器，上图左）和LED（发光二极管，上图右）的微米级光刻中仍然发挥重要作用。哪怕是手动的掩模对准光刻机，在实验室级的小批量、定制化微加工中也还是好帮手。
未经加工的当代8英寸（200mm）晶圆，由硅片工厂制造后送到晶圆厂。在上世纪七八十年代，晶圆尺寸从2英寸（50mm）发展到4英寸（100mm），在每片晶圆上可以加工出更多芯片，提高了生产效率。
光刻加工的对象是晶圆表面的光刻胶，因此在光刻前必然要有一个涂胶的步骤，在涂胶显影设备上实现。光刻胶的主要成分为树脂、光敏剂和溶剂，采用旋转喷涂法进行涂布，即利用晶圆旋转的离心力把光刻胶甩成薄而均匀的膜，随后烘烤脱除溶剂。
这是一台德国CONVAC公司（1999年被前述的Karl Suss公司收购）1982/83年的涂胶显影设备，可以涂布1.5微米厚的光刻胶膜。随着光刻分辨率要求的提高，光刻胶膜也越来越薄，EUV所用的光刻胶膜厚度仅有几十纳米。
涂胶显影设备与光刻机是配套使用的。在光刻过程中，光刻胶膜被照到的区域发生化学反应，使树脂变得更易于溶解（正胶，在芯片制造中应用更多）或更难溶解（负胶）；随后，晶圆又被送回涂胶显影设备，用显影液去除光刻胶膜的可溶部分，再用去离子水清洗，得到由光刻胶构成的图案。
一片经过光刻和显影的晶圆（2018年），光线的干涉反映出光刻胶图案。这件展品由德国半导体公司英飞凌（Infineon）捐赠。英飞凌原为西门子的半导体部门，1999年正式成立，主要产品是射频和功率器件，用于汽车、通信等行业。
光刻胶图案只是构筑实体电路的“草图”，后续的刻蚀过程要以此为模板去除晶圆表层的多余材料。
最早的刻蚀工艺是湿法刻蚀，即用化学试剂腐蚀晶圆表面，但被光刻胶覆盖的区域得到保护而不被刻蚀。
德国Arias公司的湿法刻蚀机，出产于1986年。
湿法刻蚀的优势在于刻蚀速度快，但是化学腐蚀过程是各向同性的，即向各个方向刻蚀的速率基本相同，会在待刻蚀材料中掏出一个比光刻胶开口更大的坑，影响精度。
为了获得更精细的图案，需采用等离子体干法刻蚀，用等离子体中的高速离子把晶圆上的原子撞飞。这是一种各向异性的刻蚀方法，在垂直方向的刻蚀速度远大于水平方向，能够刻蚀出笔直的孔洞，但刻蚀速度非常缓慢。在等离子体中引入活性气体，依靠等离子体的活化作用实现化学刻蚀，可以兼具各向异性和高刻蚀速率，被称为反应离子刻蚀。
美国International Plasma公司的等离子体刻蚀机，产于1978年。这是最早把等离子体技术应用于芯片制造设备的企业之一，但它已消失在历史中，几经演变成为日本制钢所（Japan Steel Works）旗下JSW AFTY公司的一部分。
刻蚀过后，光刻胶完成了它的使命，在去胶机中被去除。对于湿法去胶工艺，是用溶剂和化学试剂溶解光刻胶，再用去离子水清洗、甩干。上图为晶圆甩干机，由美国Fluoroware Systems（FSI International）公司于1976年制造。这家企业从晶圆固定装置起家，成为重要的晶圆清洗设备供应商，2012年被日本东京电子（TEL）公司收购，后者是目前世界第四大半导体设备制造商。干法去胶则是利用等离子体中活性粒子的氧化作用，将光刻胶转化成小分子而去除。
刻蚀的目的之一是把晶圆表面的二氧化硅层（由硅的表面氧化得到）加工成掺杂工艺所需的掩模，即去除待掺杂区域的氧化层，把硅表面暴露出来，使掺杂原子能够进入硅中，而无需掺杂区域仍然被氧化层覆盖保护。
掺杂的作用是改变硅的半导体特性。每个硅原子有4个外层电子，如果用一个磷、砷等带有5个外层电子的原子代替一个硅原子，多余的电子便起到导电作用，使硅转变成n型半导体；掺入硼等带有3个外层电子的原子时，欠缺1个电子，形成空穴，使硅转变成p型半导体（仍然是电子在导电，但一大群电子在向前移动时总会在身后留下1个空缺位置，看起来就像是一个带正电的空缺位置在往反方向移动而导电）。
掺杂的方法之一是扩散法。在1000℃左右的高温下，以掺杂元素的挥发性化合物（如BF3、PH3等）为前驱体，在硅表面分解出相应的原子，由浓度差驱动向硅片内部扩散。
晶圆一片片插在石英玻璃支架（被称为“扩散舟”）上，置于石英玻璃炉管中，通入原料气体，接受扩散。照片是美国Thermco公司于1982年制造的扩散炉。这家企业在80年代初的扩散炉市场上占据领军地位，但几年后就因为新型设备和制造商的崛起而衰落，几经转手后于1988年倒闭。但它当年的合作伙伴东京电子继承了其衣钵，如今在扩散炉市场上位居全球首位。
扩散法的成本较低、工艺成熟，但掺杂深度和浓度难以精确控制，且高温过程可能造成硅晶体的损伤。与之相反，离子注入法掺杂更加可控，把带有一定能量的带电离子射入到硅中，通过离子的剂量精确控制掺杂浓度，甚至可以突破掺杂原子在硅中的溶解度限制实现高浓度掺杂，改变离子的能量则可调控注入深度。离子注入是低温过程，除了氧化层外也可使用光刻胶作为掩模。但“暴力”射入的离子只是强行挤入硅原子之间，还把硅原子打离了原本的位置，造成大量缺陷，因此离子注入后需在1000℃左右退火，修复晶格损伤并使掺杂原子就位（替代硅原子的晶格位置）。
一台古早的离子注入机。技术人员蜡像操作的位置是放置晶圆的反应腔，下方的方形物体是真空泵，左侧的长管子是加速管，利用高压电场将离子加速到所需的能量。
离子注入机的另一头是离子源，利用灯丝产生的热电子在电场的作用下轰击气体分子，使之电离。
气体分子会被打散成多种不同的离子。每种离子的质量/电荷比值不同，在磁场中的轨迹弯曲程度不一样，质量分析器借此分选出所需的离子，送入加速管。
硅片内的掺杂只是给芯片打好“地基”（晶体管的源区、漏区和沟道），还要往上层层累加材料，才能构成完整的电路（栅极、电极的金属连接、信号和供电线路等）。这就要用到各种薄膜沉积工艺，用物理或化学方法使气态前驱体沉积到晶圆表面。
用金属导体连接晶体管之间的线路的过程被称为“互连”。以真空蒸镀法沉积铝制布线层为例，超高纯铝在真空下被加热蒸发，铝原子飞到晶圆表面凝聚，形成一层铝膜，随后通过光刻和刻蚀去除多余的铝，留下铝制电路，再在铝线周围沉积绝缘介质。
这是一台电子束蒸镀机，在真空室下部以电子束为热源蒸发铝源，晶圆则固定在上方的转盘上，通过旋转实现均匀沉积。它由列支登士敦的巴尔策斯（Balzers）公司在1978年制造。这家企业如今是瑞士欧瑞康集团（OC Oerlikon）的子公司——欧瑞康巴尔策斯真空镀膜公司，是世界知名的真空镀膜设备生产商。
但铝的电阻较大且容易发生电迁移（导体中的原子在高电流密度作用下被电子推走，导致导体两端出现原子堆积和孔洞），随着半导体制程的缩小，自上世纪90年代起铝互连被电阻更低的铜互连取代（最早由IBM在180nm制程芯片中采用）。铜的沸点高且没有挥发性化合物，难以采用气相沉积和干法刻蚀的方法制造铜布线，因此采用“大马士革工艺”（镶嵌法），先沉积绝缘介质层并刻蚀出布线沟槽，再用电镀法沉积铜（首先要溅射沉积钽或氮化钽阻挡层，阻止铜扩散到介质中；然后再溅射沉积薄薄的一层铜作为电镀的种子层），最后用化学机械抛光法磨掉多余的铜，只保留沟槽内的铜布线。
经过几十上百轮沉积-光刻-刻蚀/掺杂，终于完成了芯片内部电路的制造，这被称为前段制程。接下来是封装，又称后段制程，把晶圆切割成一个个单独的裸片（上图，英飞凌，2018年），固定到基板上（支撑和保护裸片的载体，在裸片与印刷电路板之间起到电路桥梁的作用），用树脂密封保护，才能得到可供使用的成品芯片。当然，对芯片的测试也是必不可少的。
西门子KO 84型自动金线键合机（1982年），通过加热和超声波的作用把直径25-30微米的金丝焊接到焊盘上，从而连接裸片和基板间的电路，每0.2秒即可完成一次操作。目前最细的键合金线的直径仅5微米。
然而，引线键合的焊盘只能布置在裸片边缘，连接点数量受限。要实现更高的封装密度，需采用倒装芯片键合，充分利用整个芯片的面积，在芯片顶面布置焊球阵列，随后把芯片翻转过来焊接在基板上。先进封装工艺也是提高集成电路密度的重要手段之一。
英特尔4004微处理器，1971年推出，集成了2300个晶体管，采用10微米制程，是英特尔CPU的先驱，更是世界上第一款商用微处理器。
从微米到纳米，半导体工业的发展根植于几十年的研发积累；一块先进芯片的诞生，离不开几十上百种设备、成千上万种材料的支撑。以上展示的仅仅是冰山一角。
我们要实现先进半导体技术的追赶和自主可控，难吗？
当然很难，每一项技术都需要我们快马加鞭去攻克。我们已经看到在光刻机、刻蚀机等各类设备，在硅片、光刻胶等多项关键材料上国产厂商的突破。未来仍道阻且长，但让我们怀着充分的耐心和信心，期待我国站上半导体产业之巅的那一天。
相关阅读：
虽无球差校正眼，但怀扫描透射心
从一闪而过的荧屏画面中解析工业生产流程
破解材料密码，见证中国科技进步
做一个比铁还硬、比钢还强的工业党
欢迎关注个人微信公众号“材闻窗外事”
